Ada Apa Dengan Digital Downconverter—Bagian 2

Di bagian pertama artikel ini, Ada Apa dengan Digital Downconverter—Bagian 1, kita melihat dorongan industri untuk mengambil sampel frekuensi yang lebih tinggi dalam pita RF frekuensi yang lebih tinggi dan bagaimana digital downconverter (DDC) dapat mengaktifkan jenis arsitektur radio ini. Beberapa aspek teknis dibahas berkaitan dengan DDC yang berada di keluarga produk AD9680. Salah satu aspek tersebut adalah bahwa bandwidth sampling input yang lebih tinggi memungkinkan arsitektur radio yang dapat secara langsung mengambil sampel pada frekuensi RF yang lebih tinggi dan mengubah sinyal input langsung ke baseband. DDC memungkinkan RF sampling ADC untuk mendigitalkan sinyal tersebut tanpa mengorbankan sejumlah besar data throughput. Penyetelan dan penyaringan penipisan yang berada di DDC dapat digunakan untuk menyetel pita input dan menyaring frekuensi yang tidak diinginkan. Dalam angsuran ini kita akan melihat lebih dekat penyaringan penipisan dan menerapkannya pada contoh yang telah dibahas di Bagian 1. Selain itu kita akan melihat Virtual Eval, yang menggabungkan mesin ADIsimADC ke dalam alat simulasi perangkat lunak yang baru dan diubah. Virtual Eval akan digunakan untuk menunjukkan seberapa dekat hasil simulasi dengan data yang diukur dari contoh. Di Bagian 1 kami melihat contoh di mana kami menggunakan NCO dan penyaringan penipisan di DDC untuk melihat efek dari pelipatan frekuensi dan terjemahan di DDC. Sekarang kita akan melihat lebih dekat pada penyaringan penipisan dan bagaimana aliasing ADC mempengaruhi respon efektif penyaringan penipisan. Sekali lagi kita akan melihat AD9680 sebagai contoh. Respons filter penipisan dinormalisasi sehingga respons dapat dilihat dan dipahami dan dapat diterapkan pada setiap tingkat kecepatan. Respons filter penipisan hanya menskalakan dengan laju sampel. Dalam plot respons filter yang disertakan di sini, kerugian penyisipan spesifik vs. frekuensi tidak diberikan secara tepat tetapi secara kiasan ditampilkan untuk menggambarkan perkiraan respons filter. Contoh-contoh ini dimaksudkan untuk memberikan pemahaman tingkat tinggi tentang respons filter penipisan untuk memahami kira-kira di mana band pass filter dan stop band berada. Ingatlah bahwa AD9680 memiliki empat DDC yang terdiri dari NCO, hingga empat filter cascade half-band (HB) (yang juga akan disebut sebagai filter penipisan), blok penguatan 6 dB opsional, dan kompleks opsional ke konversi nyata. blok seperti diilustrasikan pada Gambar 1. Seperti yang kita bahas di Bagian 1, sinyal pertama melewati NCO, yang menggeser nada input dalam frekuensi, kemudian melewati penipisan, opsional melalui blok gain, dan opsional melalui konversi kompleks ke nyata. Gambar 1. Blok pemrosesan sinyal DDC di AD9680. Kita akan mulai dengan melihat filter penipisan DDC ketika blok konversi kompleks ke nyata diaktifkan di AD9680. Ini berarti DDC akan dikonfigurasi untuk menerima input nyata dan memiliki output nyata. Di AD9680, konversi kompleks ke nyata secara otomatis menggeser frekuensi input ke atas dalam frekuensi dengan jumlah yang sama dengan fS/4. Gambar 2 menunjukkan respon low-pass dari filter HB1. Ini adalah respons HB1 yang menunjukkan respons domain yang nyata dan kompleks. Untuk memahami operasi sebenarnya dari filter, penting untuk terlebih dahulu melihat respons filter dasar di domain nyata dan kompleks sehingga respons low-pass dapat dilihat. Filter HB1 memiliki band pass 38.5% dari zona Nyquist yang sebenarnya. Ia juga memiliki stop band yaitu 38.5% dari zona Nyquist yang sebenarnya dengan band transisi yang membentuk 23% sisanya. Demikian juga di domain kompleks, band pass dan stop band masing-masing membentuk 38.5% (total 77%) dari zona Nyquist kompleks dengan band transisi membentuk 23% sisanya. Seperti yang diilustrasikan Gambar 2, filter adalah bayangan cermin antara domain nyata dan kompleks. Gambar 2. Respons filter HB1—respons domain yang nyata dan kompleks. Sekarang kita dapat mengamati apa yang terjadi ketika kita menempatkan DDC ke mode nyata dengan mengaktifkan blok konversi kompleks ke nyata. Mengaktifkan konversi kompleks ke nyata menghasilkan pergeseran fS/4 dalam domain frekuensi. Ini diilustrasikan pada Gambar 3, yang menunjukkan pergeseran frekuensi dan respons filter yang dihasilkan. Perhatikan garis padat dan garis putus-putus dari respons filter. Garis solid dan area yang diarsir menunjukkan bahwa ini adalah respons filter baru setelah pergeseran frekuensi fS/4 (respons filter yang dihasilkan tidak dapat melewati batas Nyquist). Garis putus-putus diberikan sebagai ilustrasi untuk menunjukkan respons filter yang akan ada jika tidak berlari ke batas Nyquist. Gambar 3. Respons filter HB1—mode DDC nyata (konversi kompleks ke konversi nyata diaktifkan). Perhatikan bahwa bandwidth filter HB1 tetap tidak berubah antara Gambar 2 dan 3. Perbedaan antara keduanya adalah pergeseran frekuensi fS/4 dan frekuensi pusat yang dihasilkan dalam zona Nyquist pertama. Perhatikan, bagaimanapun, bahwa pada Gambar 2 kita memiliki 38.5% Nyquist untuk bagian sinyal yang sebenarnya dan 38.5% Nyquist untuk bagian sinyal yang kompleks. Pada Gambar 3, dengan blok konversi kompleks ke nyata diaktifkan, ada 77% Nyquist untuk sinyal nyata dan domain kompleks telah dibuang. Respon filter tetap tidak berubah terlepas dari pergeseran frekuensi fS/4. Juga, perhatikan sebagai produk dari konversi ini bahwa tingkat penipisan sekarang sama dengan satu. Tingkat sampel efektif masih fS tetapi alih-alih seluruh zona Nyquist hanya ada 77% bandwidth yang tersedia di zona Nyquist. Ini berarti bahwa dengan filter HB1 dan blok konversi kompleks ke nyata diaktifkan, tingkat penipisan sama dengan satu (lihat lembar data AD9680 untuk informasi lebih lanjut). Selanjutnya kita akan melihat respons filter dari tingkat penipisan yang berbeda (yaitu, mengaktifkan beberapa filter setengah pita) dan bagaimana aliasing dari frekuensi input ADC berdampak pada respons filter penipisan yang efektif. Respons frekuensi sebenarnya dari HB1 diberikan oleh garis biru solid pada Gambar 4. Garis putus-putus mewakili respons alias efektif dari HB1 karena efek aliasing dari ADC. Karena fakta bahwa frekuensi masuk ke 2, 3, 4, dll. Zona Nyquist alias ke zona Nyquist ke-1 dari ADC, respons filter HB1 secara efektif dikaitkan ke zona Nyquist ini. Misalnya, sinyal yang berada di 3fS/4 akan alias ke zona Nyquist pertama di fS/4. Penting untuk dipahami bahwa respons filter HB1 hanya berada di zona Nyquist pertama dan aliasing dari ADC-lah yang menghasilkan respons efektif filter HB1 yang muncul sebagai alias ke zona Nyquist lainnya. Gambar 4. Respon filter efektif HB1 karena aliasing ADC. Sekarang mari kita lihat kasus di mana kita mengaktifkan HB1 + HB2. Ini menghasilkan rasio penipisan dua. Sekali lagi, respons frekuensi sebenarnya dari filter HB1 + HB2 diberikan oleh garis biru solid. Frekuensi tengah band pass filter masih fS/4. Mengaktifkan kedua filter HB1 + HB2 menghasilkan bandwidth yang tersedia sebesar 38.5% dari zona Nyquist. Sekali lagi, perhatikan efek aliasing dari ADC dan dampaknya pada kombinasi filter HB1 + HB2. Sinyal yang muncul di 7fS/8 akan alias masuk ke zona Nyquist pertama di fS/8. Begitu juga sinyal di 5fS/8 akan alias masuk ke zona Nyquist pertama di 3fS/8. Contoh-contoh ini dengan blok konversi kompleks ke nyata yang diaktifkan dapat dengan mudah diperluas dari HB1 + HB2 untuk menyertakan satu atau kedua filter HB3 dan HB4. Perhatikan bahwa filter HB1 tidak dapat dilewati jika DDC diaktifkan sementara filter HB2, HB3, dan HB4 dapat diaktifkan secara opsional. Gambar 5. Respon filter efektif HB1 + HB2 karena aliasing ADC (tingkat penipisan = 2). Sekarang operasi mode nyata dengan filter penipisan diaktifkan telah dibahas, mode operasi kompleks dengan DDC sekarang dapat diperiksa. AD9680 akan terus digunakan sebagai contoh. Mirip dengan operasi mode nyata DDC, respons filter penipisan yang dinormalisasi akan disajikan. Sekali lagi, contoh plot respons filter yang disertakan di sini tidak menunjukkan kerugian penyisipan spesifik vs. frekuensi, tetapi sebaliknya mereka secara kiasan menunjukkan perkiraan respons filter. Hal ini dilakukan untuk memberikan pemahaman tingkat tinggi tentang bagaimana respons filter dipengaruhi oleh aliasing ADC. Dengan DDC dalam mode kompleks dikonfigurasi untuk memiliki output kompleks yang terdiri dari domain frekuensi nyata dan kompleks yang biasa disebut sebagai I dan Q. Ingat dari Gambar 2 bahwa filter HB1 memiliki respons low-pass dengan band pass 38.5% dari zona Nyquist yang sebenarnya. Ia juga memiliki stop band yaitu 38.5% dari zona Nyquist yang sebenarnya dengan band transisi yang membentuk 23% sisanya. Demikian pula, dalam domain kompleks, pita pass dan pita stop masing-masing membentuk 38.5% (total 77%) dari zona Nyquist kompleks, dengan pita transisi membentuk 23% sisanya. Saat mengoperasikan DDC dalam mode keluaran kompleks dengan filter HB1 diaktifkan, rasio penipisan sama dengan dua dan laju sampel keluaran adalah setengah dari jam sampel masukan. Memperluas plot dari Gambar 2 untuk menunjukkan efek aliasing dari ADC, kita memiliki apa yang ditunjukkan pada Gambar 6. Garis biru solid mewakili respons filter aktual sedangkan garis biru putus-putus mewakili respons alias efektif dari filter karena efek aliasing dari ADC. Sinyal input di 7fS/8 akan alias ke zona Nyquist pertama di fS/8, menempatkannya di pita lulus filter HB1. Citra kompleks dari sinyal yang sama ini berada di –7fS/8 dan akan alias di domain kompleks ke –fS/8, menempatkannya di pita lulus filter HB1 di domain kompleks. Gambar 6. Respons filter efektif HB1 karena aliasing ADC (tingkat penipisan = 2)—kompleks. Selanjutnya, kita akan melihat kasus di mana HB1 + HB2 diaktifkan, yang ditunjukkan pada Gambar 7. Ini menghasilkan rasio penipisan empat untuk setiap output I dan Q. Sekali lagi, respons frekuensi sebenarnya dari filter HB1 + HB2 diberikan oleh garis biru solid. Mengaktifkan kedua filter HB1 + HB2 menghasilkan bandwidth yang tersedia sebesar 38.5% dari zona Nyquist yang dihancurkan di setiap domain nyata dan kompleks (38.5% dari fS/4, di mana fS adalah jam sampel input). Perhatikan efek aliasing dari ADC dan dampaknya pada kombinasi filter HB1 + HB2. Sinyal yang muncul di 15fS/16 akan alias masuk ke zona Nyquist pertama di fS/16. Sinyal ini memiliki citra kompleks pada –15fS/16 dalam domain kompleks dan akan alias ke zona Nyquist pertama dalam domain kompleks pada –fS/16. Sekali lagi contoh-contoh ini dapat diperluas ke kasus-kasus di mana HB3 dan HB4 diaktifkan. Ini tidak ditampilkan dalam artikel ini tetapi dapat diekstrapolasi dengan mudah berdasarkan respons HB1 + HB2 yang ditunjukkan pada Gambar 7. Gambar 7. Respon filter efektif HB1 + HB2 karena aliasing ADC (tingkat penipisan = 4)—kompleks. Beberapa pertanyaan yang muncul di benak ketika melihat semua respons filter penipisan ini mungkin adalah: “Mengapa kita memusnahkan?” dan “Keuntungan apa yang ditawarkannya?” Aplikasi yang berbeda memiliki persyaratan berbeda yang dapat mengambil manfaat dari penipisan data keluaran ADC. Salah satu motivasinya adalah untuk mendapatkan rasio signal-to-noise (SNR) melalui pita frekuensi sempit yang berada di pita frekuensi RF. Alasan lain adalah bandwidth yang lebih sedikit untuk diproses, yang menghasilkan laju jalur keluaran yang lebih rendah di seluruh antarmuka JESD204B. Ini dapat memungkinkan penggunaan FPGA dengan biaya lebih rendah. Dengan menggunakan keempat filter penipisan, DDC dapat mewujudkan penguatan pemrosesan dan meningkatkan SNR hingga 10 dB. Pada Tabel 1 kita dapat melihat bandwidth yang tersedia, rasio penipisan, laju sampel keluaran, dan peningkatan SNR ideal yang ditawarkan oleh pilihan filter penipisan yang berbeda saat mengoperasikan DDC dalam mode nyata dan kompleks. Tabel 1. Karakteristik Filter DDC untuk AD9680 Pemilihan Filter Desimasi Output Kompleks Output Nyata Alias ​​Protected Bandwidth Ideal Peningkatan SNR Rasio Penipisan Output Sample Rate Rasio Penipisan Output Sample Rate HB1 2 0.5 × fS 1 fS 0.385 × fS 1 HB1 + HB2 4 0.25 × fS 2 0.5 × fS 0.1925 × fS 4 HB1 + HB2 + HB3 8 0.125 × fS 4 0.25 × fS 0.09625 × fS 7 HB1 + HB2 + HB3 + HB4 16 0.0625 × fS 8 0.125 × fS 0.048125 × fS 10 Pembahasan tentang operasi DDC ini telah memberikan hasil yang baik wawasan tentang mode operasi nyata dan kompleks dari filter penipisan di AD9680. Ada beberapa keuntungan yang ditawarkan dengan memanfaatkan penyaringan penipisan. DDC dapat beroperasi dalam mode nyata atau kompleks dan memungkinkan pengguna untuk menggunakan topologi penerima yang berbeda tergantung pada kebutuhan aplikasi tertentu. Ini sekarang dapat disatukan dengan apa yang telah dibahas di Bagian 1 dan membantu untuk melihat contoh nyata dengan AD9680. Contoh ini akan menggabungkan data terukur dengan data simulasi dari Virtual Eval™ sehingga hasilnya dapat dibandingkan. Dalam contoh ini kondisi yang sama seperti yang digunakan di Bagian 1 akan digunakan. Tingkat sampel input adalah 491.52 MSPS dan frekuensi input adalah 150.1 MHz. Frekuensi NCO adalah 155 MHz dan tingkat penipisan diatur ke empat (karena resolusi NCO, frekuensi NCO sebenarnya adalah 154.94 MHz). Ini menghasilkan tingkat sampel keluaran 122.88 MSPS. Karena DDC melakukan pencampuran kompleks, domain frekuensi kompleks disertakan dalam analisis. Perhatikan bahwa respons filter penipisan telah ditambahkan dan ditampilkan dalam warna ungu tua pada Gambar 8. Gambar 8. Sinyal saat melewati blok pemrosesan sinyal DDC—penyaringan penipisan ditampilkan. Spektrum Setelah Pergeseran NCO: Frekuensi dasar bergeser dari +150.1 MHz ke –4.94 MHz. Gambar fundamental bergeser dari –150.1 MHz dan membungkus sekitar +186.48 MHz. Harmonik ke-2 bergeser dari 191.32 MHz ke 36.38 MHz. Harmonik ke-3 bergeser dari +41.22 MHz ke -113.72 MHz. Spectrum After Decimate by 2: Frekuensi fundamental tetap pada –4.94 MHz. Gambar fundamental diterjemahkan ke –59.28 MHz dan dilemahkan oleh filter penipisan HB2. Harmonik ke-2 tetap pada 36.38 MHz. Harmonik ke-3 dilemahkan oleh filter penipisan HB2. Spectrum After Decimate by 4: Fundamental tetap di –4.94 MHz. Gambar fundamental tetap pada –59.28 MHz dan dilemahkan oleh filter penipisan HB1. Harmonik ke-2 tetap pada –36.38 MHz dan dilemahkan oleh filter penipisan HB1. Harmonik ke-3 disaring dan hampir dihilangkan oleh filter penipisan HB1. Pengukuran aktual pada AD9680-500 ditunjukkan pada Gambar 9. Frekuensi dasar berada pada –4.94 MHz. Citra fundamental berada pada –59.28 MHz dengan amplitudo –67.112 dBFS, yang berarti citra telah dilemahkan sekitar 66 dB. Harmonik ke-2 berada pada 36.38 MHz dan telah dilemahkan sekitar 10 dB hingga 15 dB. Harmonik ke-3 telah cukup disaring sehingga tidak naik di atas lantai kebisingan dalam pengukuran. Gambar 9. Keluaran sinyal kompleks FFT setelah DDC dengan NCO = 155 MHz dan dikurangi 4. Sekarang Virtual Eval dapat digunakan untuk melihat bagaimana hasil simulasi dibandingkan dengan hasil yang diukur. Untuk memulai, buka alat dari situs web dan pilih ADC untuk disimulasikan (lihat Gambar 10). Alat Virtual Eval ada di situs web Analog Devices di Virtual Eval. Model AD9680 yang berada di Virtual Eval menggabungkan fitur baru yang sedang dikembangkan yang memungkinkan pengguna untuk mensimulasikan tingkat kecepatan ADC yang berbeda. Fitur ini adalah kunci dari contoh karena contoh menggunakan AD9680-500. Setelah Evaluasi Virtual dimuat, prompt pertama adalah memilih kategori produk dan produk. Perhatikan bahwa Virtual Eval tidak hanya mencakup ADC kecepatan tinggi tetapi juga memiliki kategori produk untuk ADC presisi, DAC kecepatan tinggi, dan konverter tujuan khusus/terintegrasi. Gambar 10. Kategori produk dan pemilihan produk di Virtual Eval. Pilih AD9680 dari pilihan produk. Ini akan membuka halaman utama untuk simulasi AD9680. Model Virtual Eval untuk AD9680 juga menyertakan diagram blok yang memberikan detail tentang konfigurasi internal fitur analog dan digital ADC. Diagram blok ini sama dengan yang diberikan dalam lembar data untuk AD9680. Dari halaman ini, pilih tingkat kecepatan yang diinginkan dari menu tarik-turun di sisi kiri halaman. Untuk contoh di sini, pilih grade kecepatan 500 MHz seperti yang ditunjukkan pada Gambar 11. Gambar 11. Pemilihan grade kecepatan AD9680 dan diagram blok di Virtual Eval. Selanjutnya, kondisi input harus diatur untuk melakukan simulasi FFT (lihat Gambar 12). Ingat kembali kondisi pengujian untuk contoh termasuk laju jam 491.52 MHz dan frekuensi masukan 150 MHz. DDC diaktifkan dengan frekuensi NCO diatur ke 155 MHz, input ADC diatur ke Real, konversi kompleks ke nyata (C2R) Dinonaktifkan, tingkat penipisan DDC diatur ke Empat, dan gain 6 dB di DDC adalah Diaktifkan. Ini berarti DDC diatur untuk sinyal input nyata dan sinyal output kompleks dengan rasio penipisan empat. Penguatan 6 dB di DDC diaktifkan untuk mengkompensasi kerugian 6 dB karena proses pencampuran di DDC. Virtual Eval hanya akan menampilkan hasil noise atau distorsi pada satu waktu, jadi dimasukkan dua plot dimana satu menunjukkan hasil noise (Gambar 12) dan yang lainnya menunjukkan hasil distorsi (Gambar 13). Gambar 12. Simulasi FFT AD9680 di Virtual Eval—hasil noise. Gambar 13. Simulasi FFT AD9680 di Virtual Eval—hasil distorsi. Ada banyak parameter kinerja yang dilambangkan dalam Virtual Eval. Alat ini memberikan lokasi harmonik serta lokasi gambar dasar, yang bisa sangat berguna saat merencanakan frekuensi. Ini dapat membantu membuat perencanaan frekuensi sedikit lebih mudah dengan memungkinkan pengguna untuk melihat apakah gambar dasar atau nada harmonik muncul dalam spektrum keluaran yang diinginkan. Simulasi pada Virtual Eval memberikan nilai SNR sebesar 71.953 dBFS dan SFDR sebesar 69.165 dBc. Pertimbangkan sejenak, bagaimanapun, bahwa gambar dasar biasanya tidak berada dalam spektrum keluaran dan jika kita menghilangkan taji itu, maka SFDR adalah 89.978 dB (yaitu 88.978 dBc bila mengacu pada daya input -1 dBFS). Gambar 14. Hasil pengukuran FFT AD9680. Simulator Virtual Eval tidak menyertakan gambar dasar saat menghitung SNR. Pastikan untuk menyesuaikan pengaturan di VisualAnalog™ untuk mengabaikan gambar dasar dalam pengukuran untuk mencapai SNR yang benar. Idenya adalah untuk merencanakan frekuensi di mana gambar dasar tidak berada dalam pita yang diinginkan. Hasil pengukuran untuk SNR adalah 71.602 dBFS, yang cukup mendekati hasil simulasi sebesar 71.953 dBFS pada Virtual Eval. Begitu juga dengan SFDR terukur sebesar 91.831 dBc, sangat mendekati hasil simulasi sebesar 88.978 dBc. Virtual Eval melakukan pekerjaan luar biasa dalam memprediksi perilaku perangkat keras secara akurat. Perilaku perangkat dapat diprediksi dari kenyamanan kursi yang bagus dengan secangkir kopi atau teh panas yang baik. Khususnya dalam kasus ADC dengan DDC seperti AD9680, Virtual Eval mampu mensimulasikan kinerja ADC termasuk gambar dan harmonik dengan cukup baik sehingga pengguna dapat merencanakan frekuensi dan menjaga sinyal yang tidak diinginkan ini keluar dari pita jika memungkinkan. Karena agregasi pembawa dan pengambilan sampel RF langsung terus meningkat popularitasnya, memiliki alat di kotak alat seperti Virtual Eval cukup berguna. Kemampuan untuk secara akurat memprediksi kinerja ADC dan rencana frekuensi membantu perancang sistem untuk merencanakan desain frekuensi dengan benar dalam aplikasi seperti sistem komunikasi serta sistem radar militer/kedirgantaraan dan banyak jenis aplikasi lainnya. Saya akan mendorong Anda untuk memanfaatkan fitur pemrosesan sinyal digital di ADC generasi terbaru dari Perangkat Analog.

Tinggalkan pesan 

Daftar pesan